PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-078973

(43) Date of publication of application: 22.03.1996

(51)Int.Cl.

H03F 3/34

(21)Application number: 06-214937

(71)Applicant:

KANEBO LTD MITSUBISHI ELECTRIC CORP

(22)Date of filing:

08.09.1994

(72)Inventor:


USHIJIMA TAKEICHI

NAKAJIMA MICHIO

(54) VOLTAGE-CURRENT CONVERTER

(57)Abstract:

PURPOSE: To obtain output current independent of the fluctuation of the power supply voltage or reversely depending thereof. CONSTITUTION: The current I2 flowing through FET 3 and 23 and the output current I3 flowing through FET 24a to 24c and 27a to 27c is proportional to the current I1 flowing through an FET 2 by a current mirror effect. The current I1 is varied by the voltage signal V1 inputted in the FET 1. The current I1 is simultaneously limited by the on-resistance of FET 4 and 5 controlled by the output voltage of voltage generation device parts 8 and 9. The voltage generation device parts 8 and 9 outputs voltage dropping/boosting corresponding to the boost/drop of power supply voltage. Therefore, the on-resistance of the FET 4 and 5 dropping/boosting corresponding to the boost/drop of the power supply voltage. As a result, the fluctuation of the current I2 and I3 corresponding to the fluctuation of power supply voltage is mitigated, canceled or fluctuates reversely.



LEGAL STATUS

[Date of request for examination]

24.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3402782

[Date of registration]

28.02.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

 ςV

(n)公開特許公報 (A)

(11)特許出願公開番号

特開平8-78973

(43)公開日 平成8年(1996)3月22日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H03F 3/34

(19)日本国特許庁 (JP)

C 8943-5J

審査請求 未請求 請求項の数4 〇L (全9頁)

三菱電機株式会社相模事業所内

(74)代理人 弁理士 吉田 茂明 (外2名)


| (21)出願番号 | 特願平6-214937 | (71)出願人 | 0 0 0 0 0 0 9 5 2 |
|----------|----------------|---------|---------------------|
| | | Y 0 | 鐘紡株式会社 |
| (22)出願日 | 平成6年(1994)9月8日 | 4_6 | 東京都墨田区墨田五丁目17番4号 |
| | | (71)出願人 | 0 0 0 0 0 6 0 1 3 |
| | | | 三菱電機株式会社 |
| | | | 東京都千代田区丸の内二丁目2番3号 |
| | | (72)発明者 | 牛嶋 武市 |
| | | | 大阪市都島区友渕町1丁目5番90号 鐘 |
| | | | 紡株式会社電子技術研究所內 |
| | | (72)発明者 | 中島 三智雄 |
| | | | 神奈川県相模原市宮下一丁目1番57号 |
| | | | |

(54) 【発明の名称】電圧電流変換装置

(57)【要約】

【目的】 電源電圧の変動に依存しないかあるいは逆方 向に依存する出力電流を得る。

【構成】 FET3, 23を流れる電流 I,およびFE T24a~24c, 27a~27cを流れる出力電流I ,は、カレントミラー効果によって、FET2を流れる 電流 I,に比例する。電流 I,はFET1へ入力される電 圧信号VIによって可変である。電流IIは同時に、電圧 発生装置部8,9の出力電圧によって制御されるFET 4,5のオン抵抗によって制限される。電圧発生装置部 8,9は、電源電圧の上昇/下降にともなって減少/上 昇する電圧を出力する。このため、FET4,5のオン 抵抗は電源電圧の上昇/下降にともなって増加/減少す る。その結果、電源電圧の変動に伴う電流 1,, 1,の変 動が緩和ないし解消され、あるいは逆方向に変動する。



【特許請求の範囲】

【請求項1】 相互にカレントミラー回路を構成する第 1および第2トランジスタの一方主電極が第1直流電源 電位線に接続され、当該第1トランジスタの制御電極と 他方主電極とが互いに接続されており、しかも当該他方 主電極と第2直流電源電位線との間に第3トランジスタ が介挿されることによって、前記第3トランジスタ の制 御電極へ入力される入力電圧に応じて前記第2トランジ スタを流れる電流を調整可能な電圧電流変換装置において、

. 1

前記第3トランジスタと前記第2直流電源電位線との間 に介挿される第4トランジスタと、当該第4トランジス タの制御電極に制御電圧を供給する電圧発生手段とをさ らに備え、

当該電圧発生手段は、電源電圧が上昇および下降する変動にともなって前記第4トランジスタのオン抵抗がそれぞれ増加および減少するように前記制御電圧を出力することを特徴とする電圧電流変換装置。

【請求項2】 請求項1に記載の電圧電流変換装置において、前記第1トランジスタの他方主電極と前記第2電源電位線との間にさらに介挿されるとともに前記第3トランジスタとは並列に接続される第5トランジスタと、当該第5トランジスタの制御電極に制御電圧を供給するもう一つの電圧発生手段とをさらに備え、

当該もう一つの電圧発生手段は、電源電圧が上昇および 下降する変動にともなって前記第5トランジスタのオン 抵抗がそれぞれ増加および減少するように前記制御電圧 を出力することを特徴とする電圧電流変換装置。

【請求項3】 請求項1に記載の電圧電流変換装置において、

前記第2電源電位線に一方主電極が接続され他方主電極と制御電極とが前記第2トランジスタの他方主電極に接続された第6トランジスタと、前記第1トランジスタとカレントミラー回路を構成するとともに一方主電極が前記第1直流電源電位線に接続された奇数個の第7トランジスタと、前記第6トランジスタとカレントミラー回路を構成するとともに一方主電極が前記第2直流電源電位線に接続された前記第7トランジスタと同数個の第8トランジスタとを備えることを特徴とする電圧電流変換装置。

【請求項4】 請求項1または請求項2に記載の電圧電流変換装置において、前記電圧発生手段が、定電圧発生手段と反転増幅手段とを備え、当該反転増幅手段が前記定電圧発生手段の出力電圧を基準電圧として前記電源電圧を反転増幅することを特徴とする電圧電流変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、入力電圧に応じた大きさの電流を出力する電圧電流変換装置に関する。

[0002]

【従来の技術】各段の出力を次段へと順次入力するように縦続接続されるとともに最終段の出力を最前段へと帰還させた奇数段からなるインパータは、リングオシレータとして知られ、反復するパルスを出力する発振器として機能する。特に、入力電圧に応じてリングオシレータの発振周波数を制御可能とした電圧制御発振器(以下において、VCOと略記する)は、例えば、マイクロコンピュータの任意の周波数のシステムクロックを生成する目的などに多用されている。

10 【0003】図4は、従来のVCOの内部構成を示す回路図である。図4において、30は3段のインパータで構成されるリングオシレータであり、29はリングオシレータ30の出力周波数を調整するための電圧電流変換装置である。

【0004】リングオシレータ29では、互いに同一構造のPMOS型のFET25a~25cの各1と、互いに同一構造のNMOS型のFET26a~26cの各1とが、それぞれ直列に接続されることによって、インバータ回路32a~32cが構成されている。これらの3段のインバータ回路32a~32cはリングオシレータを構成するように、それらの出力と入力とが循環的に接続されている。そして、インバータ回路32cの出力に接続される出力端子28を通して、バルスが外部へ取り出される。

【0005】電圧電流変換装置29では、PMOS型のFET (第1トランジスタ)2とNMOS型のFET (第3トランジスタ)1、(第4トランジスタ)4との直列回路が正電源(第1直流電源電位線)10と負電源(第2直流電源電位線)11の間に介挿されている。また、PMOS型のFET (第2トランジスタ)3とNMOS型のFET (第6トランジスタ)23との直列回路が、同じく正電源10と負電源11との間に介挿されている。FET2のゲート電極、FET2のドレイン電極、およびFET3のゲート電極は、互いに接続されており、これらの接続点と負電源11との間に、NMOS型のFET (第5トランジスタ)5が介挿されている。また、FET1のゲート電極は入力端子6に接続され、FET4、5のゲート電極は、いずれも正電源10に接続されている。

40 【0006】さらに、正電源10には互いに同一構造の PMOS型のFET (第7トランジスタ) 24a~24 cのソース電極がそれぞれ接続されており、一方の負電 源11には、互いに同一構造のNMOS型のFET (第8トランジスタ) 27a~27cのソース電極がそれぞれ接続されている。これらのFET24a~24cのドレイン電極の各1、およびFET27a~27cのドレイン電極の各1の間に、インパータ回路32a~32c の各1が、それぞれ介挿されている。

【0007】そして、FET24a~24cのゲート電 50 極はFET3のゲート電極に接続されており、FET2

7 a~27cのゲート電極はFET23のゲート電極に 接続されている。また、FET23のゲート電極はその ドレイン電極と接続されている。すなわち、FET2, 3、24a~24cは互いにカレントミラー回路を構成 しており、同様に、FET23、27a~27cは互い にもう一つのカレントミラー回路を構成している。

【0008】このVCOは以上のように構成されるの で、以下のように動作する。電圧電流変換装置29の入 力端子6には、負電源11の電位であるゼロ電位から正・ 電源10の電位(電源電圧)にわたる直流の電圧信号 (入力電圧) V₁が入力される。まず電圧信号 V₁が 0 V からFET1の閾電圧Vii(FETがオフからオンへと 移行するためのゲート・ソース間電圧)の範囲の値であ るときには、FET1はオフ(遮断)状態となる。この とき、正電源10からFET2へと流れる電流IIは、 さらにFET5を通って負電源11へと流れる。

【0009】FET5は、常時オンしているので抵抗素 子として機能する。そして、FET2のゲート電極とド レイン電極とが接続されているので、電流IIの大きさ は、FET5のオン抵抗の大きさとFET2の入出力特 性(ゲート・ソース間電圧と電流の間の関係)によって 決定される。FET2のゲート・ソース間電圧は、その 閾電圧V、。に概略等しいので、電流I、の大きさは主と してFET5のオン電圧によって決定される。

【0010】FET2とFET3とはカレントミラー回 路を構成するので、正電源10からFET3へと、電流 I,に比例した電流 I,が流れる。その比例係数は、FE T2とFET3における、チャネル幅W、チャネル長L によって決まり、例えばFET2とFET3の間でそれ らが互いに同一であれば、電流 1, は電流 1, と同一の大 30 きさとなる。

【0011】また、FET2とFET24a~24cの 各1も、カレントミラー回路を構成するので、FET2 4 a~24cの各1には電流 I,に比例した電流 I,が流 れる。電流 I, は、さらにFET 23を通過して負電源 11へと流れる。このとき、FET23のゲート・ソー ス間電圧は、FET23の入出力特性と電流1.とによ って決まる。そして、FET23とFET27a~27 cの各1は、カレンドミラー回路を構成するので、FE T27a~27cの各1には、電流I,に比例した電流 が流れる。

【0012】FET27a~27cの各1とFET24 a~24cの各1とを同一の電流 I,が流れるように、 FET2, 24a~24cの間の電流の比と、FET2 3, 27a~27cの間の電流の比とが互いに同一とな るように、それらのFETにおけるチャネル幅W、チャ ネル長しが設定されている。

【0013】以上のように、電圧信号V₁がFET1の 閾電圧 Vii 以下の値であるときには、インパータ回路 3 で決まる電流IIが供給される。

【0014】つぎに、電圧信号V」がFET1の閾電圧 Vilと電源電圧の間の値であるときには、FET1がオ ンするので、電流 I, は、FET1とFET4との直列 回路を流れる電流とFET5を流れる電流との和とな る。FET4は常時オンしているので、FET5と同様 に抵抗素子として機能する。 FET1を流れる電流の大 きさは、電圧信号 V₁、 FET4のオン抵抗、およびF ET1の入出力特性によって決まる。

【0015】FET1のゲート・ソース間電圧は、その 閾電圧V.1に概略等しいのでFET1を流れる電流の大 きさは、主としてFET4のオン抵抗の大きさと電圧信 号VIとによって決定される。電圧信号VIが高いほどF ET1を流れる電流は大きくなる。電圧信号V,が闘電 圧V₁ を超えるときには、電流 I₁ の大きさは電圧信号 V₁によって感度よく変化するのが望ましいので、FE T4のオン抵抗はFET5のオン抵抗よりも十分に低く 設定されている。すなわち、電流 I,の2つの成分の中 で、FET5を流れる電流よりもFET4を流れる電流 が支配的である。したがって、電圧信号V」がFET1 の閾電圧V・sを超えるときには、電流I」は電圧信号V」 の上昇にともなって概略直線的に増加する。

【0016】電圧信号V,が高いほど電流 I,が大きくな るので、カレントミラー効果によって、FET24a~ 24c、FET27a~27cを流れる電流 I, も大き くなる。すなわち、電圧信号ViがFET1の閾電圧V Taを超えるときには、インパータ回路32a~32cの 各1には、電圧信号VIの高さに応じた大きさの電流II が供給される。

【0017】リングオシレータ30の発振周波数は、主 として、各インバータ回路32a~32cのゲート容量 と各インパータ回路32a~32cの間を接続する配線 に寄生する配線容量との和、およびこれらの容量を充放 電するのに供される電流 1,の大きさによって決まる。 ゲート容量と配線容量は定数であるので、発振周波数は 主として電流Ⅰ、によって決定され、しかも概略比例す る。

超えた領域では、出力端子28から出力される出力パル スの周波数f。いは、電圧信号V」の上昇に対して概略直 線的に上昇する。このように、このVCOでは、電圧信 号VIの大きさによって出力パルスの周波数f。urを所望 の大きさに設定することが可能である。

【発明が解決しようとする課題】ところで、以上に述べ た従来のVCOでは、電源電圧の変動にともなって、出 カパルスの周波数 foor が変動するという問題点があっ た。図5は、さまざまな電源電圧Vccに対する周波数f 。。,と電圧信号 V,との間の関係を示すグラフである。図 $2a\sim32c$ の各1には、主としてFET5のオン抵抗 50 5に示すように、電圧信号 V_1 が一定であっても、周波

数 $f_{\bullet \bullet \bullet}$ は電源電圧 V_{cc} に大きく依存しており、電源電圧 V_{cc} が高いほど周波数 $f_{\bullet \bullet \bullet}$ が高くなっている。

【0020】これは、第1に電圧電流変換装置29において、電源電圧 V_{cc} が高いほど、FET2におけるゲート・ソース間電圧が高くなるために、電流 I_1 が大きくなり、それにともなって電流 I_1 および電流 I_1 が大きくなることに主として起因する。すなわち、数式で表現すると、

[0021]

【数1】

$$\frac{d I 2}{d V c c} > 0$$

[0022]

【数2】

$$\frac{d I 3}{d V = 0} > 0$$

【0023】となる。インバータ回路 $32a\sim32c$ に供給される電流1,が増加することによって、周波数 f。…の上昇がもたらされる。

【0025】以上のように、従来の電圧電流変換装置29を用いたVCOでは、電源電圧V_にの変動にともなって出力パルスの周波数 f_{の1},が変動するという問題点があった。

【0026】この発明は、従来の電圧電流変換装置における上記した問題点を解消するためになされたもので、電源電圧が変動しても電圧制御発振器が安定した周波数のパルスを出力可能な電圧電流変換装置を提供することを目的とする。

[0027]

【課題を解決するための手段】この発明にかかる請求項1に記載の電圧電流変換装置は、相互にカレントミラー回路を構成する第1および第2トランジスタの一方主電極が第1直流電源電位線に接続され、当該第1トランジスタの制御電極とが互いに接続されており、しかも当該他方主電極と第2直流電源電位線との間に第3トランジスタの制御電極へ入力される入力電圧に応電では、前記第2トランジスタを流れる電流を調整可能な電圧電流変換装置において、前記第3トランジスタと前記第2直流電源電位線との間に介揮される第4トランジスタ

と、当該第4トランジスタの制御電極に制御電圧を供給する電圧発生手段とをさらに備え、当該電圧発生手段は、電源電圧が上昇および下降する変動にともなって前記第4トランジスタのオン抵抗がそれぞれ増加および減少するように前記制御電圧を出力することを特徴とする。

【0028】この発明にかかる請求項2に記載の電圧電流変換装置は、請求項1に記載の電圧電流変換装置において、前記第1トランジスタの他方主電極と前記第2電源電位線との間にさらに介挿されるとともに前記第3トランジスタとは並列に接続される第5トランジスタと、当該第5トランジスタの制御電極に制御電圧を供給するもう一つの電圧発生手段とをさらに備え、当該もう一つの電圧発生手段は、電源電圧が上昇および下降する変動にともなって前記第5トランジスタのオン抵抗がそれぞれ増加および減少するように前記制御電圧を出力することを特徴とする。

【0029】この発明にかかる請求項3に記載の電圧電流変換装置は、請求項1に記載の電圧電流変換装置において、前記第2電源電位線に一方主電極が接続され他方主電極と制御電極とが前記第2トランジスタの他方主電極に接続された第6トランジスタと、前記第1トランジスタとカレントミラー回路を構成するとともに一方主電極が前記第1直流電源電位線に接続された奇数個の第2ともに一方主電極が前記第2直流電源電位線に接続された前記第7トランジスタと同数個の第8トランジスタとを備えることを特徴とする。

【0030】この発明にかかる請求項4に記載の電圧電流変換装置は、請求項1または請求項2に記載の電圧電流変換装置において、前記電圧発生手段が、定電圧発生手段と反転増幅手段とを備え、当該反転増幅手段が前記定電圧発生手段の出力電圧を基準電圧として前記電源電圧を反転増幅することを特徴とする。

[0031]

【作用】

30

50

く請求項1に記載の発明の作用>この発明の電圧電流変換装置では、第2トランジスタの他方主電極を通じて取り出すことができる。そして、第2トランジスタを流れる電流を出力電流の大きさは、カレントミラー効果によって第1トランジスタを流れる電流の大きさに比例する。さらに第3トランジスタと第2直流電位線との間に第4トランジスタが介挿されるので、この第4トランジスタのオン抵抗によって、この第4トランジスタの限される。しかも、電圧発生手段の働きによって、第4トランジスタのオン抵抗は、電源電圧の上昇および下第1トランジスタのオン抵抗は、電源電圧の上昇および下降1トランジスタのオン抵抗は、電源電圧の上昇および下降1トランジスタを流れる電流における電源電圧の変動にともなって、それぞれ増加および減少するので、第1トランジスタを流れる電流における電源電圧の変動にともなう変動が、緩和ないし解消され、あるいは逆方向の変動が、緩和ないし解消され、あるいは逆方向の変動

20

7

となる。その結果、出力電流の変動も緩和ないし解消され、あるいは逆方向の変動となる。

【0032】 <請求項2に記載の発明の作用>この発明の電圧電流変換装置では、第1トランジスタと第2直流電源電位線との間に、第3トランジスタとは並列に、第5トランジスタが介揮されるので、第3トランジスタが遮断するような入力電圧が印加されたときに、第1トランジスタを流れる電流が第5トランジスタを通じて流れる。すなわち、出力電流を最小とするように入力電圧を付与しても、第1トランジスタにはゼロでない有限の電流が流れる。その結果、出力電流の最小値がゼロでない有限値となる。

【0033】しかも、もう一つの電圧発生手段の働きによって、第5トランジスタのオン抵抗は、電源電圧の上昇および下降にともなって、それぞれ増加および減少するので、第5トランジスタを通じて第1トランジスタを流れる電流における電源電圧の変動にともなう変動が、緩和ないし解消され、あるいは逆方向の変動となる。その結果、出力電流の変動も緩和ないし解消され、あるいは逆方向の変動となる。

【0034】 <請求項3に記載の発明の作用>この発明の電圧電流変換装置では、第7および第8トランジスタの他方主電極を通じて出力電流を取り出すことができる。そして、第2トランジスタを流れる電流は第6トランジスタをも流れ、しかも第7および第8トランジスタは、第2および第6トランジスタとそれぞれカレントミラー回路を構成するので、第7および第8トランジスタには、第2トランジスタを流れる電流に比例した電流が流れる。このため、第7、第8トランジスタを流れる電流における電源電圧の変動にともなう変動が、緩和ないし解消され、あるいは逆方向の変動となる。

【0035】<請求項4に記載の発明の作用>この発明の電圧電流変換装置では、電圧発生手段が、定電圧発生手段と反転増幅手段とを用いることによって容易に構成される。

[0036]

【実施例】

<第1実施例>まず、この発明の第1実施例について説明する。図1は、この実施例の電圧電流変換装置42の構成を示す回路図である。なお以下の図において、図4に示した従来装置と同一部分には同一符号を付して、その詳細な説明を略する。図1には、電圧電流変換装置42とともにリングオシレータ30が描かれており、これらはVCOを構成している。電圧電流変換装置42は、FET4およびFET5のゲート電極が、電圧発生装置部(電圧発生手段)8、9にそれぞれ接続されている点が、従来の電圧電流変換装置29とは特徴的に異なっている。

【0037】図2は電圧発生装置部8の内部構成を示す 50

回路図である。電圧発生装置部9も、この電圧発生装置 部8と同様に構成されるので、電圧発生装置部8で双方 を代表する。電圧発生装置部8は、互いに結合した定電 圧回路(定電圧発生手段)41と反転増幅回路(反転増 幅手段)43とを有する。

【0038】反転増幅回路43は差動入力型の増幅器2 1を有しており、この増幅器21の出力と反転入力との間には負帰選抵抗20が接続され、また、反転入力と正電源10との間には入力側抵抗19が接続されている。増幅器21の非反転入力には定電圧回路41からの出力が接続されている。このため、反転増幅回路43は、定電圧回路41から供給される出力電圧を基準電圧として、2つの抵抗19、20の抵抗値の比で決まる増幅率をもって正電源10の電位すなわち電源電圧Vccを反転増幅する。

【0039】定電圧回路41は、正電源10と負電源11との間に2つの直列回路が互いに並列に介押されている。1つの直列回路は正電源10側から順にPMOS型のFET14、16および抵抗18が直列に接続されてなり、もう一つの直列回路は正電源10から順にPMOS型のFET13、NMOS型のFET15、17が直列に接続されてなる。FET12とFET13の間ではゲート電極が互いに接続されている。さらに、FET14とFET15、さらにFET16とFET17の間においてもゲート電極が互いに接続されている。さらに、FET12、15、17においては、それぞれのゲート電極とドレイン電極とが互いに接続されている。

【0040】このように構成される定電圧回路41では、電源電圧 V_c 、には余り依存しないほぼ一定の電流がそれぞれの直列回路に流れる。この電流の大きさは抵抗18の抵抗値を調節することによって所望の大きさに設定することが可能である。FET15のゲート電極の電位 V_r は、FET15を含む直列回路を流れる電流の大きさと、FET15, 17における入出力特性によって決まる。

【0041】したがって、電位Vrは、電源電圧Vィ、には余り依存しない略一定値となる。このFET15のゲート電極が増幅器21の非反転入力へ接続される。すなわち、反転増幅回路43の基準電圧として、電源電圧Vィ、には余り依存しない略一定の電位Vrが供給される。その結果、電源電圧Vィ、の変動にともなって、増幅器21の出力電圧は逆方向に変動する。この出力電圧が電圧発生装置部8の出力電圧V,として、FET4のゲート電極へ供給される。

【0042】つぎに、このことを定量的に説明する。出力電圧V」と電源電圧Vでおよび基準電圧Vrとの関係は、

[0043]

【数3】

$$V_{B} = -\frac{R_{20}}{R_{19}}V_{cc} + \frac{R_{19} + R_{20}}{R_{19}}V$$

【0044】と表現される。なお、数3においてR1,、R2.は、それぞれ入力側抵抗19、負帰還抵抗20の抵抗値である。上述したように、基準電圧Vrは電源電圧 Vccへの依存性が小さいので、入力側抵抗19、負帰還抵抗20の抵抗値を適切に設定することによって、

[0045]

【数4】

$$\frac{d V_B}{d V_{cc}} < 0$$

【0046】とすることが可能である。このとき、電源電圧V_{cc}が高くなると、FET4のオン抵抗は高くなり、逆に、電源電圧V_{cc}が低くなるとオン抵抗は低くなる。

【0047】同様のことは、電圧発生装置部9からFET5のゲート電極への出力電圧についてもいえる。その結果、電流I,が電源電圧Vccに依存しないかまたは逆方向に依存するようにすること、すなわち、

[0048]

【数 5 】

$$\frac{d I_2}{d V_{cc}} \le 0$$

【0049】とすることが可能である。このとき、電流 I, に比例して流れる電流 I, も同様に、

[0050]

【数 6】

$$\frac{d I 3}{d V_{0.6}} \le 0$$

【0051】となる。

【0052】以上のように、入力側抵抗19、負帰還抵抗20の抵抗値を適切に設定すること、言い替えると、電圧発生装置部8における電源電圧 V_{cc} の負の増幅率の値を適切に設定することによって、電流 I_{cc} ,および電流 I_{cc} ,を電源電圧 V_{cc} へ依存しない一定値とすること、あるいはこれらの電流が電源電圧 V_{cc} へ逆方向に依存するようにすることが可能である。

【0054】あるいは、電流 I,が電源電圧 V にへなお正方向に依存しつつも、その依存性を緩和するだけでも、リングオシレータ 30の周波数 f **** の電源電圧 V にへの依存性を緩やかなものとすることができる。

【0055】〈第2実施例〉つぎに、この発明の第2実 50 め、この電圧電流変換装置を、例えばVCOに用いるこ

施例について説明する。図3は、この実施例の電圧電流 変換装置40の構成を示す回路図である。図3が示すよ うに、この電圧電流変換装置40は、電圧電流変換装置 42 C おいて F E T 23, 24 a ~ 24 c, 27 a ~ 2 7 cを除去した部分に相当する。電圧電流変換装置40 では、FET3のドレイン電極に出力端子7が接続され ており、この出力端子 7 を通じて電流 I, が出力電流と して出力される。したがって、電圧発生装置部 8 および 電圧発生装置部9における入力側抵抗19、負帰還抵抗 10 20を適切に調節することによって、出力電流 (=電流 I.) を電源電圧 V.c.に依存しない安定した値、あるい は電源電圧Vccにマイナスに依存した値とすることがで きる。そうすることによって、この電圧電流変換装置4 0は、VCOだけでなく、安定した出力電流あるいは電 源電圧Vccにマイナスに依存する出力電流を必要とする 各種の装置への使用が可能である。

[0056]

【発明の効果】

〈請求項1に記載の発明の効果〉この発明の電圧電流変換装置では、電圧発生手段の働きによって、第4トランジスタのオン抵抗は、電源電圧の上昇および下降にともなって、それぞれ増加および減少するので、電源電圧の変動にともなう出力電流の変動が、緩和ないし解消され、あるいは逆方向の変動となる。このため、この電圧電流変換装置を、例えばVCOに用いることによって出力パルスの周波数の電源電圧依存性を緩和ないし解消することができる。

【0057】 <請求項2に記載の発明の効果>この発明の電圧電流変換装置では、第5トランジスタが備わるので、出力電流の最小値がゼロでない有限値となる。このため、例えばVCOに用いたときに、出力パルスの周波数の最小値がゼロになることがないので、入力電圧の大きさによってVCOがその機能を停止する恐れがない。しかも、もう一つの電圧発生手段が備わるので、電源電圧の変動にともなう出力電流の変動が緩和ないし解消され、あるいは逆方向の変動となる。このため、この電圧電流変換装置を、例えばVCOに用いることによって出力パルスの周波数の電源電圧依存性を緩和ないし解消することができる。

40 【0058】 < 請求項3に記載の発明の効果 > この発明の電圧電流変換装置では、第2トランジスタを流れる電流は第6トランジスタをも流れ、しかも第7および第8トランジスタは、第2および第6トランジスタとそれぞれカレントミラー回路を構成するので、第7および第8トランジスタには、第2トランジスタを流れる電流に比例した電流が流れる。その結果、第7、第8トランジスタを流れる電流に比例した電流が流れる。その結果、第7、第8トランジスタを流れる電流、すなわち出力電流として取り出し可能な電流における電源電圧の変動にともなう変動が、緩和ないし解消され、あるいは逆方向の変動となる。このた

とによって出力パルスの周波数の電源電圧依存性を緩和ないし解消することができる。しかも、第7トランジスタの他方主電極と第8トランジスタの他方主電極の間に、例えばリングオシレータを介挿することによってVCOを容易に構成し得るので、この電圧電流変換装置はVCOへの利用に特に適している。

【0059】<請求項4に記載の発明の効果>この発明の電圧電流変換装置では、電圧発生手段が、定電圧発生手段と反転増幅手段とを用いることによって容易に構成される。

【図面の簡単な説明】

【図1】 第1実施例の電圧電流変換装置が組み込まれたVCOの回路図である。

【図 2 】 第1実施例の電圧発生装置部の回路図である。

【図3】 第2実施例の電圧電流変換装置の回路図である。


【図4】 従来の電圧電流変換装置が組み込まれたVC 〇の回路図である。

12

【図5】 従来の電圧電流変換装置が組み込まれたVC 〇の特性を示すグラフである。

【符号の説明】


1 FET (第3トランジスタ)、2 FET (第1トランジスタ)、3 FET (第2トランジスタ)、4 FET (第4トランジスタ)、5 FET (第5トランジスタ)、8,9 電圧発生装置部(電圧発生手段)、10 10 正電源(第1直流電源電位線)、11 負電源(第2直流電源電位線)、23 FET (第6トランジスタ)、24a~24c FET (第7トランジスタ)、27a~27c FET (第8トランジスタ)、40,42 電圧電流変換装置、41定電圧回路(定電圧発生手段)、43 反転増幅回路(反転増幅手段)、V,電圧信号(入力電圧)、Vr 基準電圧。




V,:基準電圧


41:定電圧回路(低電圧発生手段) 43

43:反転增屬网路(反転增屬手段)





[図4]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.